FPGA-plattform för bildbehandling
| dc.contributor.author | Björkqvist, Mats Bo-Gustav | |
| dc.contributor.faculty | fi=Teknillinen tiedekunta|en=Faculty of Technology| | |
| dc.contributor.organization | Vaasan yliopisto | |
| dc.date.accessioned | 2017-06-12 | |
| dc.date.accessioned | 2018-04-30T10:46:29Z | |
| dc.date.accessioned | 2025-06-25T14:44:36Z | |
| dc.date.available | 2017-06-12 | |
| dc.date.available | 2018-04-30T10:46:29Z | |
| dc.date.issued | 2017 | |
| dc.description.abstract | I denna licentiatavhandling i automationsteknik planeras, förverkligas och testas en FPGA-plattform för bildbehandling, som fungerar som en bildbehandlingsserver på Ethernet och Internet. Plattformen kan utföra ett stort antal databehandlingsmetoder och -tillämpningar inom höghastighetskommunikation i realtid. Med hjälp av Altera- och Eclipse-verktygen, Terasics ALTERA DE3-utvecklingskort med Alteras Stratix III FPGA och HSMC-NET- och minneskort och VHDL-, Verilog-, C- och Assembler-programmeringsspråket skapas en 1 Gbps FPGA-plattform för bildbehandling. Vidare behandlas till lösningen hörande begrepp, som en FPGA-plattform som ett inbyggt system, orsak till val av FPGA-hårdvara och förväntningarna på ett utvecklingskort. Viktiga verktyg, hjälpmedel och komponenter vid konstruktion av en bildbehandlingsplattform samt möjligheter för pipeline och parallellism kartläggs. Konstruktions- och implementeringsmetoder vid planering och konstruktion av hårdvara och mjukvara presenteras speciellt gränssnitt mellan hårdvara och mjukvara och deras verktygs roller i ett HW/SW Co-Design-system. Implementering av hårdvara och mjukvara, hårdvaran, moder-, dotter- och minneskortet med sammankopplingar och implementerade funktioner beskrivs. Mjukvaran beskrivs med implementerade mjukvarufunktionsgrupper såsom system start-up-, operativsystem-, bildbehandlings- och avbrottsrutiner. Det utfördes manuella och prestandatester med plattformen. De manuella TCP- och UDP-testerna visar att alla kommandon och operationer fungerar korrekt i alla lager och på alla nivåer. Prestandatesterna visar att plattformen kan hantera både låg- och högbelastande TCP- och UDP-trafik med stigande och sjunkande längd på testdata. Alla tester visar samma struktur och trend för genomströmning. Maximigenomströmningen för plattformen är ca 7,5 Mbps med en Nios II/f-processor och arbetsfrekvens på 50 MHz. Mitt bidrag har varit att bygga en mer omfattande funktionell mjukvara med hjälp av basprogramvara samt att bygga en omfattande funktionell hårdvara i IPS. Dessutom att bygga en omfattande funktionell testprogramvara för PC – alla med nödvändiga funktioner och komponenter. | |
| dc.description.notification | fi=Opinnäytetyö kokotekstinä PDF-muodossa.|en=Thesis fulltext in PDF format.|sv=Lärdomsprov tillgängligt som fulltext i PDF-format| | |
| dc.format.bitstream | true | |
| dc.format.extent | 124 | |
| dc.identifier.olddbid | 470 | |
| dc.identifier.oldhandle | 10024/422 | |
| dc.identifier.uri | https://osuva.uwasa.fi/handle/11111/4509 | |
| dc.language.iso | swe | |
| dc.rights | CC BY-NC-ND 4.0 | |
| dc.source.identifier | https://osuva.uwasa.fi/handle/10024/422 | |
| dc.subject | FPGA | |
| dc.subject | Bildbehandling | |
| dc.subject | SoPC | |
| dc.subject | 1 Gbps Ethernet. | |
| dc.subject.degreeprogramme | fi=Teknillisten tieteiden tohtoriohjelma|en=Doctoral Programme in Technical Sciences| | |
| dc.subject.study | fi=Automaatiotekniikka|en=Automation Technology| | |
| dc.title | FPGA-plattform för bildbehandling | |
| dc.type.ontasot | fi=Lisensiaatintyö|en=Licentiate thesis|sv=Licentiatarbete| |
Tiedostot
1 - 1 / 1
